具有细间距迹线上的测试焊盘的封装基板
2019-11-22

具有细间距迹线上的测试焊盘的封装基板

一些实现提供了一种基板,该基板包括:若干迹线;覆盖该若干迹线的阻焊层;以及耦合到来自该若干迹线中的一迹线的测试焊盘。在芯片耦合到该基板时,该测试焊盘至少部分地暴露且至少部分地摆脱该阻焊层。在一些实现中,该若干迹线具有100微米(μm)或更小的间距。在一些实现中,该基板是封装基板。在一些实现中,该封装基板是在组装过程期间在其上安装了热压倒装芯片的封装基板。在一些实现中,在该芯片耦合到基板时,该测试焊盘摆脱与该芯片的接合组件的直接连接。在一些实现中,该接合组件是焊球之一。

具有细间距迹线上的测试焊盘的封装基板

如图4A所示,在阶段1,封装基板400包括若干迹线(例如,迹线402-404)和在其中至少一些迹线的末端的至少一个焊盘(例如,通孔焊盘406)。迹线是具有100微米(μm)或更小间距的细间距迹线。在一些实现中,间距定义两个相邻迹线之间的中心到中心距离。

根据一方面,该若干迹线具有100微米(μm)或更小的间距。在一些实现中,该基板是封装基板。在一些实现中,该封装基板是在组装过程期间在其上安装了细间距倒装芯片的封装基板。在一些实现中,细间距倒装芯片是热压倒装芯片。在一些实现中,细间距倒装芯片是批量回流倒装芯片。

图3A-3B概念性地解说了可如何制造包括细间距迹线的封装基板以降低封装基板的测试期间的失准的侧视图。然而,该序列和过程不被限于封装基板。因此,该序列和过程也可被应用于其他基板。

然而,测试具有细间距迹线(例如,100微米(μm)或更小)的封装基板可能由于迹线间距的小尺寸而是具有挑战性的且是困难的。具体而言,在测试设备的引脚连接到基板上的迹线时,细间距迹线可导致失准。图1解说了这样的示例。具体而言,图1概念性地解说了包括若干细间距迹线102的封装基板100。图1还解说了若干测试引脚104电耦合到迹线102。如图1所示,测试引脚104没有与迹线102对准。这一失准的结果是封装基板可能不会被正确地测试。

图3A-3B解说了用于制造包括细间距迹线上的测试焊盘的封装基板的侧视图序列。

如图3A所示,在阶段1,封装基板300包括若干迹线(例如,迹线302-304)和在其中至少一些迹线的末端的至少一个焊盘(例如,通孔焊盘306)。迹线是具有100微米(μm)或更小间距的细间距迹线。在一些实现中,间距定义两个相邻迹线之间的中心到中心距离。

热压接合工艺是用以将倒装芯片、管芯或半导体器件组装/封装到封装基板的工艺。这样的倒装芯片常被称作热压倒装芯片(TCFC)。热压接合工艺提供优于传统接合工艺的若干优点。例如,热压接合工艺一般比其他焊接接合工艺更准确。因而,在基板上使用细间距迹线(例如,小于100微米(μm))时,热压接合工艺是理想的。相反,其他焊接接合工艺被限于大于100微米(μm)的接合间距。因而,TCFC通常是比使用其他接合工艺的芯片更高密度的芯片。

该方法在基板的若干迹线和若干焊盘上面提供(在610)阻焊层。在一些实现中,只有基板(例如,封装基板)的一部分被阻焊层覆盖。因此,在一些实现中,只有基板上的迹线的一部分可被阻焊层覆盖。图2B和图4B的阶段2解说了在若干迹线和若干焊盘(例如,通孔焊盘)上面提供阻焊层的示例。

如图4C的阶段3所示,封装基板300包括在封装基板300的测试期间测试设备的引脚可耦合到的测试焊盘。如阶段3所示,焊盘(例如,通孔焊盘306)中的一些或全部现在至少部分地暴露且不再被阻焊层308覆盖(至少部分地摆脱阻焊层308)。一旦焊盘上面的阻焊层308被移除(例如,蚀刻),焊盘就可以充当配置成在封装基板的测试期间耦合到测试设备的测试引脚的测试焊盘。不同实现可以不同地移除焊盘(例如,通孔焊盘308)上面的阻焊层306。在一些实现中,蚀刻工艺可被使用(例如,使用激光蚀刻)来选择性地移除阻焊层308的各部分。

还应注意,这些实施例可能是作为被描绘为流程图、流图、结构图、或框图的过程来描述的。尽管流程图可能会把诸操作描述为顺序过程,但是这些操作中有许多操作能够并行或并发地执行。另外,这些操作的次序可以被重新安排。过程在其操作完成时终止。过程可对应于方法、函数、规程、子例程、子程序等。当过程对应于函数时,它的终止对应于该函数返回调用方函数或主函数。

附图